4.4 Intel 2164A 和 ROM

4.4 Intel 2164A 和 ROM

6. 系统集成：利用8条地址线寻址64K单元

将2164A连接到系统总线时，关键在于处理地址的分时复用。

DRAM Intel 2164A（64K×1）

1. 概念区分

· 片选：2164A 没有专用的 CS 引脚，由 RAS 信号的低电平 激活芯片（类似片选功能）。

· 位选：通过 行地址 + 列地址 分时输入，在 64K 个存储单元中选择一个（1位数据）。

2. 片选 + 位选流程

1. CPU 发出完整地址（16位）：

· 高 8 位（A8 ~ A15） → 行地址。

· 低 8 位（A0 ~ A7） → 列地址。

2. 行地址锁存（片选激活）：

· CPU 将行地址放到 2164A 的 A0 ~ A7 引脚上，然后将 RAS 从高拉低。

· RAS 的下降沿将行地址锁存到芯片内部。

· RAS = 0 相当于片选有效，芯片开始工作。

3. 列地址锁存（位选第一步）：

· CPU 将列地址放到 A0 ~ A7 引脚上，然后将 CAS 从高拉低。

· CAS 的下降沿将列地址锁存。

4. 完整位选：

芯片内部将锁存的行地址（7位）和列地址（7位，实际 2164A 是 64K，地址 A0~A15，行列各 8 位，但内部矩阵为 256×256，所以行列地址各 8 位）组合，唯一选中 64K 个存储单元中的一个（1位）。

5. 根据 WE 执行读/写：

· 读：WE = 1 → 选中单元的数据出现在 Dout 引脚。

· 写：WE = 0 → CPU 将数据放在 Din 引脚，写入选中单元。

6. 结束访问：将 RAS 和 CAS 恢复为高电平，芯片回到待机（未选中）状态。

刷新操作是单独的行地址刷新流程，不是正常读写流程的一部分，这里不展开。

三、与 6116 总结格式

6264：

高位译码选芯片 —→ CE1=0且CE2=1。

低位地址进芯片 —→ A12~A0 定单元。

OE读、WE写，配合使能即可用。

2164A：RAS下降之后片选，行地址先锁存。

CAS下降定位列地址锁存，行列组合选单元。

WE高读Dout出，WE低写Din入。

RAS、CAS都高的话，芯片会待机。

· 地址复用：通常使用一个地址多路选择器（如双四选一数据选择器74LS157）在RAS和CAS信号控制下，将CPU地址总线的低8位（A0-A7）和高8位（A8-A15）分时地连接到2164A的A0-A7引脚上。

· 数据线连接：Din应连接系统的数据总线写入信号线，Dout则连接到数据总线的读取信号线。由于数据线是分离的，连接要更为直接。

· 控制信号连接：

· 将CPU的存储器写信号与WE相连。

· 系统地址译码逻辑或总线控制器产生RAS和CAS信号。当访问的地址落在DRAM所在的地址范围时，译码器输出一个信号，再经过一个延时电路分别产生RAS和CAS的下降沿，以满足时序要求。

总结

特征 Intel 2164A (DRAM) SRAM 6264 说明

核心目的 提供高密度、低成本的大容量内存 提供快速、免刷新、易用的小容量内存 这是二者最根本的设计哲学差异。

容量/组织 64K x 1 bit (65536个单元，每单元1位) 8K x 8 bit (8192个单元，每单元8位) 2164A适用于组成大容量内存，但需要多片才能构成一个字节。

地址/数据引脚 8根地址线(分时复用)，Din/Dout两根独立数据线 13根地址线，8根双向数据线 2164A通过复用技术节省引脚。

主要控制信号 RAS, CAS, WE (无片选信号) CE, OE, WE (具有标准片选) RAS和CAS的时序是控制2164A的核心，设计更复杂。

操作流程 分时锁存行地址和列地址 地址信号一次性全部建立 这是二者在操作流程上最显著的区别。

数据保持 需要定期刷新 (2ms/4ms) 无需刷新 这是由存储单元物理原理决定的。

外围电路 复杂，需要地址多路选择器、RAS/CAS产生逻辑、刷新电路 简单，几乎可以直接挂在总线上 这是选择DRAM时需要付出的设计代价。

应用场景 计算机主存储器 (大容量) Cache、缓存、小规模嵌入式系统 各取所长，发挥其最大优势。

后面的了解即可

地址分配

地址分配是指把 CPU 的地址空间划分给不同存储器芯片或外设。

注意：

- 8086 的低端地址 `00000H - 003FFH` 常用于中断向量表；

- 8086 的高端地址 `FFFF0H` 是复位后的程序入口附近；

- 有些 CPU 把存储器地址和 I/O 地址分开；

- 有些 CPU 把二者统一编址。

STM32 采用统一编址：

> Flash、SRAM、外设寄存器都在同一个 32 位地址空间中，只是地址范围不同。

片选与地址译码

存储器芯片的地址线通常少于 CPU 地址线，所以 CPU 的地址要分成两部分：

| 部分 | 作用 |

| 片内地址 | 接到存储器芯片地址引脚，选择芯片内部单元 |

| 片外地址 | 经过译码产生片选信号，选择哪一片芯片 |

片选信号通常记作 `CS` 或 `CE`。

常见片选方法：

| 方法 | 特点 |

| 线选法 | 用某根高位地址线直接选片，电路简单但地址不连续、利用率低 |

| 全译码法 | 所有高位地址线都参与译码，地址唯一，无重叠 |

| 部分译码法 | 只有部分高位地址线参与译码，地址可能重叠 |

并行主存系统：